开发票 会员介绍
购物车 400-168-0010

标准详细信息 去购物车结算

【国家标准】 集成电路三维封装　芯片叠层工艺过程和评价要求

本网站 发布时间： 2024-11-21
开通会员免费在线看70000余条国内标准，赠送文本下载次数，单本最低仅合13.3元！还可享标准出版进度查询、定制跟踪推送、标准查新等超多特权！   查看详情>>
标准简介标准简介

文前页下载

适用范围：

本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。
本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。

基本信息

  • 标准号：

    GB/T 44775-2024

  • 标准名称：

    集成电路三维封装　芯片叠层工艺过程和评价要求

  • 英文名称：

    Integrated circuit 3D packaging—Requirement for die stack process and evaluation

  • 标准状态：

    即将实施

  • 发布日期：

    2024-10-26

  • 实施日期：

    2025-05-01

  • 出版语种：

    中文简体

标准分类号

  • 标准ICS号：

    31.200

  • 中标分类号：

    L55

关联标准

  • 替代以下标准：

  • 被以下标准替代：

  • 引用标准：

  • 采用标准：

出版信息

  • 页数：

    24 页

  • 字数：

    30 千字

  • 开本：

    大16 开

其他信息

  • 起草人：

    袁世伟、高娜燕、肖汉武、帅喆、黄海林、肖隆腾、何慧颖

  • 起草单位：

    中国电子科技集团公司第五十八研究所、神州龙芯智能科技有限公司

  • 归口单位：

    全国集成电路标准化技术委员会(SAC/TC 599)

  • 提出部门：

    中华人民共和国工业和信息化部

  • 发布部门：

    快3网下载安装到手机 、国家标准化管理委员会
  • 其它标准
  • 推荐标准

经营许可证编号 京ICP备16035570号-4 版权所有 侵权必究

Baidu
map